WINAK

Posted: **Thu Jun 18, 2009 10:25 am**

Loha

Is er een makkelijkere manier om in verilog een RAM/ROM te maken dan x aantal regsiters aan elkaar te schakelen?

Greets
Fristi

Posted: **Thu Jun 18, 2009 10:46 am**

Dat is 1 regel om te declareren en 1 om uit te lezen? Please define hoe ge het nog makkelijker wilt?

Posted: **Thu Jun 18, 2009 11:09 am**

hmmz, nog maar net aant klooien me verilog dusja

[Comp Archi]Verilog